Archivo de la etiqueta: System Verilog

el lenguaje de especificación SystemC

En esta tercera sesión del seminario teórico de la asignatura de lenguajes de especificación de sistemas del máster en computación, nos hemos adentrado durante las tres horas en el estudio del lenguaje de especificación de sistemas estándar OSCI SystemC. Ha sido un poco duro asistir a una clase un viernes por la tarde …

El lenguaje SystemC unifica la descripción hardware y software de un sistema embebido tomando como base el lenguaje de programación C++ con su paradigma de programación orientada a objetos. Sobre esta base se construye una librería estándar y un entorno de simulación orientado a eventos por parte de la organización OSCI.

Aparte de lo dado en el seminario, hay una referencia (aparte de la web de OSCI) donde se puede encontrar material de estudio y práctica de SystemC, que es el tutorial de Doulos.En este mismo sitio web podemos ver material de estudio y ejemplos del otro lenguaje de especificación que tiene una amplia difusión en la industria es System Verilog.

Sigue leyendo el lenguaje de especificación SystemC

Anuncios